單選題：
1、 SDH相關，光纖的歸一效率V的範圍
2、 匯流排週期包含3個時鐘週期，每個匯流排週期可以傳輸32位資料，時鐘頻率為33Mbps，求匯流排頻寬
3、 諧振功率放大器的集電極Vcc從0增大，功率放大器的狀態變化(過壓，臨界，欠壓 排序)
多選題：
1、 要想從抽樣訊號中恢復出原有訊號，應滿足哪些條件?
2、 verilog中function和task的區別
3、 cache的重新整理方式?
4、 MOS管與雙極管相比，有何優點
5、常用封裝形式
6、VHDL中的關鍵字bus use now loop
7、網路協議包含哪些層，考的應該是ip協議在哪層?如何應用?
8、Fpga的組成
9、mp3的'資料格式
10、N型半導體摻的雜質 p 、b、sn
判斷題：
1、 廣域網T1，T3標準，T1可以提供1.544Mbps的頻寬 ，T3可以提供45Mbps的頻寬
2、兩條平行線的差模、共模定義
3、verilog所有語句都能被綜合嗎?
問答題：
1.微控制器的最小系統需要哪些東西
閘電路和od閘電路中的oc，od指的是什麼
3.為什麼cpu的ram越大dsp的效率越高
系統的設計流程
大題：
一、兩個8051，分別為A、B，實現A並行採集開關訊號，A到B序列通訊(2模式)，B並行輸出控制發光led，畫出其框圖。
二、用verilog編寫2分頻電路