隨著學期期末的到來，我們三個月的實習也告一段落了，這次實習著實應該感謝Karry給了我們這樣一個難能可貴的機會。
在這三個月的時間裡面，我從實際的設計中學到了很多關於積體電路設計的東西。其中很多是我們在學校根本就無法想象得到的，甚至有些就根本沒聽說過，但是，在實際設計中卻又要切切實實的用到。這三個月的時間裡面真切的體會到了作為傳說中的拿高薪的模擬積體電路設計工程師是那麼的不容易。從一個菜鳥到一個可以隨心所欲的熟練模擬積體電路設計工程師需要有那麼漫長的路，是需要幾多春秋的積累才能達到的，而且，在真正從事要量產的積體電路的設計的時候需要考慮到的因素是我們在學校自己設計電路的時候不能想象得到的。總之，這三個月的實習，讓我們加深了對積體電路設計行業的認識，同時積累了一定的關於設計的經驗，可以說感受良多，收穫頗豐：
1、在學校的時候曾經認為model就是金科玉律，絕對不能去改動裡面的任何一個數據，而且在模擬之前要確保model的正確性。但是去不知道如何通過有效的方法去確保它的正確性。實習的時候在micheal的教導下知道了怎樣用代工廠提供的PCM（PCM是代工廠給的測試資料，驗證工藝的）資料去測試電晶體的model是否正確，並根據PCM的資料修改model中的Vth以及u0的值讓自己所用的model符合代工廠的實際的工藝條件下的引數，具體測試方法是：呼叫一個單獨的NMOS電晶體，將其寬長比設定成PCM上的值，然後連線使得Vds=Vgs、Vbs=Vs=0，然後在D端加上PCM上提供的電壓值。設定完成後檢測流過電晶體的電流Ids，看Ids是否符合PCM上所提供的實際工藝的測試值，如過符合，則證明現有的model中的Vth與代工廠的實際工藝相符。如果不相符則需要修改model中的Vth直到檢測到的Ids與PCM所提供的相等為止。對於PMOS電晶體也是同理為之，這時候電壓是加在S端的，當然檢測出來的電流為一個負值。需要說明的一點是在做這個檢測的時候要採用的是DC分析，而且最後檢視的時候檢視的靜態工作點的資料。
測完Vth之後，不改變電路連線的情況下繼續測試u0的正確性，所不同的是這時我們給電晶體加上的不是電壓源，而是電流源。按照PCM引數上的值設定這時所加電流源的電流值，同樣採用DC分析，檢視靜態工作點的方法去檢視此時的Vds的值。調整model中u0的值讓這樣看到的Vds的值與PCM引數中給出的Vds值相等。對於PMOS電晶體也是同理的，只是這時要注意所加電流與NMOS的方向相反，而其大小也要嚴格按照PCM引數所給的電流值來設定。
在修改完u0之後需要重新回去檢測第一步所測的Ids，因為u0的改變會造成Ids的改變，這時候需要再次調整Vth的值來確保Ids值的正確性，然後再反過來看第二步所測的Vds的值是否改變，如改變再次調整u0的值，如此反反覆覆，知道檢測的Ids、Vds都滿足PCM引數為止。此時的model方能正確的反應代工廠中實際的工藝引數。
2、在做要投入生產的積體電路的設計的時候，對電路的反覆5corner模擬以及PVT的排列組合模擬顯得尤其重要。
在做5corner模擬的時候最好將需要改變的電壓、電阻、電容等引數設定成變數，在每個ADE state中用變數的形勢設定出各自不同的值，在儲存這個state的時候這些引數就得以儲存了下來。這樣，可以避免每次做不同的corner模擬的時候回到電路去修改相應的引數。如果每次都回去電路之中修改引數的話，浪費時間不說，在電路中需要改變的引數比較多而且電路的拓撲結構比較複雜的情況下非常容易出錯，從而導致非常嚴重的後果。我們這樣設定成變數隨著state儲存下來，在以後需要對某一個corner跑模擬的時候就可以直接呼叫state，而不需要去重新設定任何資料，這樣還保證了前後模擬所對應的電路引數設定的嚴格一致性。
在學校我們只知道按照常規設定tt下的PVT引數，實習才知道，5corner中的每一個corner都對應不同的PVT引數。具體設定為：
tt：典型電壓值、室溫、典型電阻值、典型電容值； ff：高壓、高溫、小電阻、小電容； ss：低壓、低溫、大電阻、大電容； fs：高壓、低溫、大電阻、小電容； sf：低壓、高溫、小電阻、大電容。
這兒的典型電壓值是所設計晶片平常所工作的電壓值，而高壓、低壓則是晶片可能處於的最高、最低電壓值，是晶片工作的極端電壓環境。室溫並非我們通常所說的室溫27攝氏度，因為晶片工作的時候都或多或少的會發熱，而且不能及時的散發出去，所以晶片一般所處的溫度要比我們平常所說的室溫高一些，具體高多少這得考設計人員根據晶片型別、封裝型別、工作環境等具體情況而定。所謂的大電阻、電容，小電阻、電容則指的是典型電阻、電容值的基礎上±30%所得到的電阻、電容值。
做完5corner之後為了讓晶片處於更多的極端環境都能正常工作，還需要做PVT排列組合模擬。具體是在每一個corner下做電壓、溫度、電阻、電容兩個極端的排列組合模擬，按照以上多給的四個引數排列組合，每一個corner需要做16次模擬。對於5個corner那我們對一個電路需要進行80次模擬，針對如此之多的模擬次數，而且是一個corner下就有16才模擬，我們可以在特定corner下使用引數掃描的方式來對四個引數進行掃描，這樣可以一次性得到16次模擬的結果，可以節約很多時間。
之所以要在做5corner模擬的時候設定如此多的電路引數、工作環境的變化以及做PVT的排列組合模擬，是為了讓模擬更接近現實晶片所工作的環境，而且是保證做模擬的時候讓晶片在如此極端環境下都能正常工作，這是提高流片成功率的基本保障。
3、在做整體電路模擬之前應該另外新建一個library，用專門的testbench來模擬整體電路和一些重要的block。做這些專門的testbench的目的首先可以模仿整體電路和一些重要block所處的具體工作環境，比如負載、電路寄生引數等等，這樣有利於對電路的模擬更貼近於實際晶片。其次，我們做的這個testbench是要求模擬電路中只有一些外圍電路，而主體電路是去呼叫設計library中的一些已經確定的電路的symbol。這樣可以保證我們的設計library中的電路一經確定，我們在模擬的時候不會對原有電路輕易造成改變，保證設計好了的電路的固定性。另外，做專門的testbench來進行模擬還可以保證設計好了的電路可以直接用於與layout的LVS，而不是在原有電路中加上很多訊號源、外圍電路等給LVS造成不必要的麻煩。
4、數位電路中為了提高電路的整體驅動能力，在電路最終輸出端必須加上輸出buffer。輸出buffer可以由一串反相器構成，這些反相器的尺寸即寬長比是逐級增大的，接pad的那以個反相器的尺寸最大。
在學校我們都習慣了用電晶體連線成電阻模式對電源電壓進行分壓來得到電路中所需要的一些不是電源電壓的偏置電壓。然而這樣的偏置電路用到實際晶片之中是極其不穩定的，為了得到穩定的偏置電壓，實際晶片中通常採用由電流鏡構成的複雜的偏置電路，這樣的偏置電路一般要求所提供的偏置電壓能獨立於溫度和供電電源電壓，也就是說偏置電路所提供的電壓受溫度和供電電源電壓的影響微乎其微，可以忽略不計。
對於模擬積體電路中的基本電路——運放，運放的輸出級需要特別注意他的負載能力，如果輸出採用共源共柵放大，我們可以通過增大負載管的尺寸來增加運放的負載能力，當然也可以用單獨的一級運放接成單倍放大的形勢來增加負載。對於運放做夠頻率補償是非常非常重要的，因為頻率補償不夠的運放用到電路中直接導致整個電路的不穩定，那麼所有的設計工作都等於白費。
由幾級運放所組成的訊號放大、濾波電路，如果將濾波電路放在最後一級，容易造成雜波訊號經前面放大電路的放大在最後一級濾波電路無法完全衰減而導致整個系統的不穩定。而且，前面未經濾波的訊號經過放大級的時候容易使得雜波訊號放大而有用訊號被衰減，這樣有造成最終輸出得到的有用訊號的放大倍數不夠。所以對於這樣的訊號放大系統可以把濾波電路提前，rangt3處於中間位置，這樣可以解決了雜波訊號濾除不完全造成的系統不穩定和前面放大級對有用訊號的衰減造成的整個系統對訊號的放大倍數不夠這兩個問題。
實習三個月，以上這些是印象很深的一些收穫，其實遠遠不止這些，有很多東西要到具體做事情的時候才能反應出來的。這次實習，增加了我人生的經歷，為以後正式工作來了一個預演，也打下了堅實的基礎，積累了寶貴的經驗，相信對下半年的找工作也應該有不小的幫助吧！
